由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名

systemverilog

话题找到数量

openhwgroup/cva6

Assembly

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

ariane asic cpu
openhwgroup
openhwgroup 开发者
3.1k
995
781
+2
排名 #10
8月5日
查看详情

pulp-platform/axi

SystemVerilog

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.6k
363
654
+1
排名 #5
8月4日
查看详情

clash-lang/clash-compiler

Haskell

Haskell到VHDL/Verilog/SystemVerilog编译器

asic fpga hardware-description-language
clash-lang
clash-lang 开发者
1.6k
167
260
+8
排名 #11
7月31日
查看详情

hdl-util/hdmi

SystemVerilog

在FPGA上通过HDMI传输视频/音频

altera audio dvi
hdl-util
hdl-util 开发者
1.3k
135
435
+2
排名 #4
3月15日
查看详情

openhwgroup/core-v-verif

Assembly

CORE-V系列RISC-V内核的功能验证项目

risc-v systemverilog uvm
openhwgroup
openhwgroup 开发者
704
320
545
排名 #9
7月27日
查看详情

chipsalliance/sv-tests

SystemVerilog

用于检查是否符合SystemVerilog标准的测试套件。

compliance-testing hdl rtl
chipsalliance
chipsalliance 开发者
378
95
435
排名 #9
6月13日
查看详情

pulp-platform/croc

SystemVerilog

一款面向教育的PULP片上系统，易于理解与扩展，并提供完整的物理设计流程。

asic riscv rtl-design
pulp-platform
pulp-platform 开发者
239
119
542
+1
排名 #7
5月19日
查看详情

pulp-platform/axi_mem_if

SystemVerilog

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform 开发者
50
29
568
排名 #3
7月19日
查看详情
助手