由于 trendforge.devlive.top 访问受限,请切换到 trendforge.devlive.org 域名

GitHub 2026-11-04 趋势

发现每日最热门的开源项目

2026-11-04
SystemVerilog
数据采集日期: 2026-11-04
SystemVerilog
共 8 个项目,按照 Star 增量 排序

adam-maj/tiny-gpu

累计上榜 223 次

一个用Verilog编写的极简GPU设计,用于从零开始学习GPU工作原理

13k
1.3k
1.6k
+8
排名 #3
11月4日
查看详情

lowRISC/opentitan

累计上榜 252 次 快速上升

OpenTitan:开源硅基可信根

3.7k
1.2k
2k
+6
排名 #6
11月4日
查看详情

verilator/verilator

连续上榜 16 天 历史最高 #1 累计上榜 269 次 快速上升

Verilator开源SystemVerilog模拟器与代码检查系统

4.1k
969
1.8k
+6
排名 #1
11月4日
查看详情

lowRISC/ibex

累计上榜 241 次

Ibex是一款小型32位RISC-V CPU内核,前身为zero-riscy

2.2k
830
1.9k
+4
排名 #7
11月4日
查看详情

chipsalliance/caliptra-ss

霸榜 28 天 累计上榜 151 次

Caliptra子系统硬件设计资料,包含Caliptra可信根IP及附加制造商控制模块

56
66
1.3k
排名 #4
11月4日
查看详情

chipsalliance/caliptra-rtl

霸榜 30 天 累计上榜 197 次

Caliptra可信根IP的硬件设计配套资源

160
108
840
排名 #2
11月4日
查看详情

openhwfoundation/cvw

霸榜 5 天

CORE-V Wally 是一款可配置的 RISC-V 处理器,与 RISC-V 片上系统设计教科书相关。包含 5 级流水线,支持 A、B、C、D、F、M 和 Q 扩展,以及可选缓存、BP、FPU、VM/MMU、AHB、RAM 和外设。

659
593
139
排名 #5
11月4日
查看详情

openhwfoundation/cv32e40p

CV32E40P is an in-order 4-stage RISC-V RV32IMFCXpulp CPU based on RI5CY from PULP-Platform

1.3k
560
146
排名 #8
11月4日
查看详情
助手