由于 trendforge.devlive.top 访问受限,请切换到 trendforge.devlive.org 域名
GitHub 2026-08-04 趋势
发现每日最热门的开源项目
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核,前身为zero-riscy
lowRISC/opentitan
OpenTitan:开源硅基可信根
chipsalliance/caliptra-ss
Caliptra子系统硬件设计资料,包含Caliptra可信根IP及附加制造商控制模块