由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名
openhwfoundation/cvw
项目介绍
CORE-V Wally 是一款可配置的 RISC-V 处理器，与 RISC-V 片上系统设计教科书相关。包含 5 级流水线，支持 A、B、C、D、F、M 和 Q 扩展，以及可选缓存、BP、FPU、VM/MMU、AHB、RAM 和外设。
CORE-V Wally is a configurable RISC-V Processor associated with RISC-V System-on-Chip Design textbook. Contains a 5-stage pipeline, support for A, B, C, D, F, M and Q extensions, and optional caches, BP, FPU, VM/MMU, AHB, RAMs, and peripherals.
智能解读
智能标签
使用场景
项目健康度
今日有提交
平台 Star TOP 22% · Forks 593
本周 +3 ⭐ · 本月 +30 ⭐
84 位贡献者 · 0 条平台评论
缺少 3 项内容
1 项改进建议
- 增长：近期 Star 增长缓慢，项目热度有待提升
项目信息
赞赏支持
如果本站对你有帮助，欢迎打赏支持
微信
支付宝
Widget 徽章
相关项目推荐
adam-maj/tiny-gpu
一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
lowRISC/opentitan
OpenTitan：开源硅基可信根
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
aws/aws-fpga
AWS EC2 FPGA硬件与软件开发工具包的官方代码库
加载评论中...