由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名

每日 每周 每月
2026-11-05
返回报告
🏷️

#rtl 每日趋势报告

📅 2026-11-05
📊 2 个项目

🔥 #rtl 每日热门项目

verilator/verilator

SystemVerilog

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
4.1k
970
1.9k
+2
排名 #3
11月5日
查看详情

syntacore/scr1

SystemVerilog

SCR1 is a high-quality open-source RISC-V MCU core in Verilog

core ip risc-v
syntacore
syntacore 开发者
1k
368
11
排名 #7
11月5日
查看详情

📊 数据统计

2 个热门项目
2026-11-05 数据日期

🔥 TrendForge - 追踪开源项目热度，发现技术趋势

助手