#rtl 每日趋势报告

Verilator开源SystemVerilog模拟器与代码检查系统

Chisel：一种现代硬件设计语言

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。