由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名

项目介绍 快速开始 学习路径 贡献者 8 增长趋势 Commit 历史 代码统计 生态关系 项目时间线 项目竞品 依赖分析 上榜历史

项目竞品项目

项目竞品项目数量
openhwgroup

openhwgroup/cva6

相关项目
3.1k 995

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

Assembly asic fpga systemverilog-hdl
项目竞品项目相似度
11%
+2
pulp-platform

pulp-platform/axi

相关项目
1.6k 363

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

SystemVerilog asic axi fpga
项目竞品项目相似度
10%
+1
clash-lang

clash-lang/clash-compiler

相关项目
1.6k 167

Haskell到VHDL/Verilog/SystemVerilog编译器

Haskell asic fpga
项目竞品项目相似度
5%
+8

相关项目推荐

adam-maj

adam-maj/tiny-gpu

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

12k SystemVerilog
verilator

verilator/verilator

Verilator开源SystemVerilog模拟器与代码检查系统

3.8k SystemVerilog
lowRISC

lowRISC/opentitan

OpenTitan：开源硅基可信根

3.6k SystemVerilog
lowRISC

lowRISC/ibex

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

2k SystemVerilog
aws

aws/aws-fpga

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

1.7k SystemVerilog
pulp-platform

pulp-platform/axi

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

1.6k SystemVerilog
助手