由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名

项目介绍 快速开始 学习路径 贡献者 71 增长趋势 Commit 历史 代码统计 生态关系 项目时间线 项目竞品 依赖分析 上榜历史

项目竞品项目

项目竞品项目数量
pulp-platform

pulp-platform/axi

相关项目
1.6k 363

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

SystemVerilog asic fpga systemverilog
项目竞品项目相似度
27%
+1
chipsalliance

chipsalliance/sv-tests

相关项目
378 95

用于检查是否符合SystemVerilog标准的测试套件。

SystemVerilog systemverilog verilog
项目竞品项目相似度
26%
logisim-evolution

logisim-evolution/logisim-evolution

相关项目
7.3k 971

数字逻辑设计工具与模拟器

Java fpga verilog vhdl
项目竞品项目相似度
23%
+4
SpinalHDL

SpinalHDL/VexRiscv

相关项目
3.2k 510

一种对FPGA友好的32位RISC-V CPU实现

Assembly fpga verilog vhdl
项目竞品项目相似度
23%
+2
SpinalHDL

SpinalHDL/SpinalHDL

相关项目
2.0k 378

基于Scala的硬件描述语言

Scala fpga verilog vhdl
项目竞品项目相似度
23%
hdl-util

hdl-util/hdmi

相关项目
1.3k 135

在FPGA上通过HDMI传输视频/音频

SystemVerilog fpga systemverilog
项目竞品项目相似度
21%
+2
pulp-platform

pulp-platform/croc

相关项目
239 119

一款面向教育的PULP片上系统，易于理解与扩展，并提供完整的物理设计流程。

SystemVerilog asic systemverilog
项目竞品项目相似度
21%
+1
PrincetonUniversity

PrincetonUniversity/openpiton

相关项目
774 261

OpenPiton平台

Assembly fpga verilog
项目竞品项目相似度
16%
+1
openhwgroup

openhwgroup/cva6

相关项目
3.1k 995

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

Assembly asic fpga
项目竞品项目相似度
12%
+2
pulp-platform

pulp-platform/axi_mem_if

相关项目
50 29

简易单端口AXI存储器接口

SystemVerilog asic fpga
项目竞品项目相似度
5%

相关项目推荐

jgm

jgm/pandoc

通用标记转换器

45k Haskell
koalaman

koalaman/shellcheck

ShellCheck：用于Shell脚本的静态分析工具

39k Haskell
PostgREST

PostgREST/postgrest

适用于任意Postgres数据库的REST API

27k Haskell
simplex-chat

simplex-chat/simplex-chat

SimpleX - 首个无需任何用户标识符的通信网络，设计实现100%隐私保护！提供iOS、Android和桌面应用📱！

19k Haskell
hadolint

hadolint/hadolint

用Haskell编写的Dockerfile语法检查工具，可验证内联bash代码

12k Haskell
elm

elm/compiler

Elm语言编译器 - 用于构建可靠Web应用的功能式语言

7.8k Haskell
助手